Ret - 10 RM

⑩ 日本国特許厅(JP)

49 特許出願公開

# 四 公 開 特 許 公 報 (A)

昭63-300310

௵nt,Ci,⁴	•	争돼底魏	厅内整理番号	❷公野	昭和63年(198	8)12月7日
G 06 F G 11 C	1/04 11/34	354	7157-5B C-8522-5B			
H 03 K	5/00	004	2 - 7631 - 51	d ham h	B. b	
// H 03 K	19/096		2-8326-5」藝査請求	未請求	請求項の数 12	(全7頁)

**公**発明の名称 集積回路

②特 頭 昭63-94385

**魯出 題 昭63(1988)4月15日** 

優先権主張 ❷1987年5月20日❷米国(US)到052,623

砂発 明 者 ドナルド・エム・ウオ アメリカ合衆国、テキサス州、オーステイン イー・オウ

ルターズ・ジュニア ルトーフ、1730、ナンバー・302

⑦発 明 者 ジギー・パロー アメリカ合衆国、テキサス州、オーステイン ディープ・

サークル、6909・エイ

②出 即 人 アドバンスト・マイク アメリカ合衆国、カリフオルニア州、サニイベイル ビ

ロ・デイバイシズ・イ イ・オワ・ボツクス・3453、トンプソン・プレイス、901

ンコーポレーテンド

砂代 理 人 弁理士 深見 久郎 外2名

#### 明 🛍 😩

1. 免明の名称

**型包回路** 

2. 梅許爾求の電阻

(1) 第1の外部クロック信号を受信するように模様される入力パッドと、

例記算1のクロック信号に必要して内部システムクロック信号を発生するための入力クロック発生を手段と、

前記入力クロック発生器手度を選択的に可能化 または不認化するための手度と、

加配内部システムクロック信号を受信するよう。 にかつ他の無数回路に耐起内面システムクロック 信号を供給するように使続される入力/出力バッ ドと、

前記内部システムクロック信号に返答して、前記入力クロック発生器手段が可能化されると第1の内部位相クロック信号と第1の内部位相クロック信号に相切的である第2の内部区相クロック信号とを発生するための内部クロック発生器手段と

#### を含み、

国紀入力/出力パッドは耐定入力クロック発生 電手政が不能化されると第2の外部システムクロック信号を受信するようにさらに後続され、さらに

頭記内部クロック発生闘手段は裏記第2の外部 システムクロック信号に応答して、前記入力クロック記主選手段が不能化されると前記第1825 第2の内部位析クロック信号を発生する、集積値 数。

- (2) 前記入力クロック発生器手段が入力を よび出力を育する入力グロック発生器回路と入力 および出力を育するクロック発生器ドライバ回路 とそ含む、登水項1に記載の楽物回路。
- (3) 商記入力クロック発生者回路はその入力が同記入力パッドに接続され、さらに同記クロック発生者ドライバ回路はその入力が同記入力クロック発生者回路の出力に接続されかつその出力が可記入力/出力パッドに承認される、第水項2に記録の発程回路。

### 特開昭63-300310(2)

- (4) 前紀内部クロック発生 手段が内部クロック発生器回路を含む、南京項1に記載の処役 回路。
- (5) 前記入力フロック発生委手段を選択的に可能化または不能化するための前記手段がクロック出力可能化同路を含む、請求項1に記録の集種回路。
- (6) 前記第1の外帯クロック信号がTTL レベルクロック信号である、同水項1に記録の集 数回路。
- (7) 前記内部クロック信号がCMOSレベルシステムクロック信号である、請求項5に記載の基础回路。
- (8) 前記第2の外部クロック信号が共通の CMOSレベルシステムクロック信号である。於 求項7に記載の集積即路。
- (9) 前記内部クロック信号かまたは前記第 2の外部クロック信号のいずれかに応答するタイ ミング回路手段をきらに含む、調水項1に記載の 登積回路。

ルシステムクロック信号を受信するようにさらに 機能され、さらに

加足内部クロック発生容手段は前起共通の外部 CMOSレベルシステムクロック信号に応答して、 可記入力クロック発生等手段が不能化されると同 記第1 および第2の内部にMOSレベル収和クロック信号を発生する、集額回路。

- (11) 自己クロッキング構成で独称される
  型数値の重要回路をさらに含み、その特異無数回路の1つがTTLレベルクロック信号に応答して
  内部CMOSレベルシステムクロック信号を生じ、
  さらに残余の採取回路が内部CMOSレベルシステムクロック信号に応答する、類求項10に記録
  の独独回路。
- (12) 共通の外部クロック構成で登録される独立部の集積回路をさらに含み、その結果前記 祖立個の集積回路の各々が共通の外部CMOSレベルシステムクロック信号に応答する、結束項1 0に記載の集積回路。
- 3. 免明の詳細な表明

(10) 外部エエレレベルクロック信号を受 信するように依続される人力パッドと、

育記TTLレベルクロック自号に応答して内部 CMOSレベルシスチムクロック信号を発生する ための人力クロック発生器手段と、

前に入力クロック発生属手段を選択的に可能化 または不健化するための手段と、

飛配内部CMOSレベルシステムクロック信号を受信するようにかつ他の単数回路に前記内部システムクロック信号を供給するように接続される
入力・出力パッドと、

「印記内部でMOSレベルシステムクロック信号に応答して、前記入力クロック発生基手段が可能化されると第1の内部でMOSレベル位相クロック信号と第1の内部でMOSレベル位相クロック信号に相補的である第2の内部でMOSレベル位相クロック信号とを発生するための内部クロック発生選手段とそ合う、

和記入力/出力パッドは何記入力クロック無生 容手段が不配化されると共通の外形CMOSレベ

#### 発明の侍母

この発明は一般に整理回路とともに使用するためのタイミングまたはクロックキング回路に関するものであり、特に、外部TTレベルクロック 個号に応答して内部にMOSレベルシステムクロック 医生活 内部CMOSレベルシステムクロック 四分 かまたは外部CMOSレベルシステムクロック 個号 かまたは外部CMOSレベルシステムクロック 個号 を発生するための内部クロック発生器回路 とそ今む集間回路に関するものである。

高速マイクロプロセッサおよび他のディジタルシステムの動作で必要とされる様々の型の論型機能を英理する点の使用に利用可能であるいくかの かの論 型面路が存在する。たとえば、従来のトランジスタトランジスタ 神理 (TTL) においては 2 週 「1」 および「0」に対応する 音回値に通常は 2, ロボルトよりも大きい高レベル管圧とり 扱わされる。 個方、相称形金属酸化物学体(CMO

### 特開朝63~300310(3)

S) 自理団路はそれぞれの2班「1」および「0」 状態に対しらポルトないしのポルトのよりな正しな 電圧の揺れを有する。したがって、これら電圧レ ベルは互換性がなく、所要の電圧レベルの変換を 変施するのにインターフェイスすなわちパッファ 回路はマインターフェイスするの型の型 型回路はマイクロブロセッサの動作において型の で、そのような種々の鉛をであるので、で、でのような種々の で、そのような種々の鉛をである。 のクロック信号を必要とする。 は理回路に対する「T」と別型回路に対するで、 のクロック信号を必要とする。 は理回路に対する「T」といっク信号が といっク信号のような異なるクロック信号が のよっク信号のような異なるクロック信号が 可強性がない。

それゆえ、TTLレベルクロック信号とCMO Sレベルクロック信号の国で研究の互換性を得る ためにそれらの間にインターフェイス回路を設け ることがまた一般に必要される。しかしながらこ の方法は、変数が必要となることに伝述透弦が増 加し、システムクロックに開達して認定されると さに出力は与足球など入力データ「保持時間」のような領域において無数回路性能を異たすという不利を置る。 すなし レベルクロッタ 信号で連迫する 別の間面は、 それらがスキューに なりがちである、 すなわち クロックパルスの衝撃係数が 5 D % オンタイム および 5 D % オフタイム とは 並なり、それにようそれの動作性能に影響を及ばすことである。

#### 発明の包要

したがって、この発明の一般的な目的は、外部 TTEレベルクロック信号と外部CMOSレベル システムクロック信号の資方と互換性がある無数 図路を提供することである。

この発明の目的は、外部エキレンベルクロック 信号に応答してそれ自体が使用しかつ他の条数回 第が使用するための内部CMOSレベルシステム クロック信号を発生するための入力クロック発生 基図路を含む集積回路を過程することである。

この発明の別な目的は、内容にMOSレベルシテムクロック信号かまたは外帯にMOSレベルシステムクロック信号のいずれかに応答してそれ自体が使用するための内部にMOS配相クロック信号を発生するための内部クロック発生器回路を含む過程回路を提供することである。

これら日福および目的に従えば、この発明は入 カペッド、入力クロック別生酉回路、入力/出力 パッド、可能化回路、および内部クロック発生包 回路を含む集積回路の選供に関連する。入力パッ

ドは外部でサレレベルクロック信号を受信するよ うに接続される。入力クロック発生器回路はTT Lレベルクロック信号に応答して内部CMOSレ ベルシステムクロック信号を発生する。可能化鼠 | 広は入力クロック発生器|| 函数を選択的に可能化制 よび不包化するために使用される。人力/出力バ ッドは内部CMOSレベルシステムクロック国子 **そ受信するように根値される。内部クロック発生** 毎回路は円廊CMOSレベルシステムクロック係 寺に広告して、人力クロック発生最手段が写像化 されると、毎1の内部CMOSレベル収帑クロッ クは号と第1の内部でHOS位指クロック信号に 対し推翻的である第2の内部CMOSレベル位租 クロック信号とを現底する。入力/出力パッドは また人力クロック発生四回器が不能化されると外 部CMOSレベルシステムクロック信号を受信す るように使覚される。内部クロック発生を創路は 見起CMDSレベルシステムクロック信号に応答 して入力クロック発生器が不能化されると第18 よび卸2の内部CMDSレベル位相クロック信号

RAMBUS

### 特開昭63-300310 (4)

を発生する。

この発明のこれらおよび他の自的および利点は、 同じ参照番号が全体を通して対応する部分を示す 派付の関而に関連して疑まれると、次の辞組な役 明からより十分に明らかとなるであるう。

#### 好ましい芝麻餌の益朝

ここではこのをおり、第1日にはこのではこのでは、第1日にはいるのでは、第1日にはいる。 第1日にはいる。 第1日にはいるはいる。 第1日にはいるはいるはいるはいるはいるはいるはいるはいるはいるはいるは

クロック信号C1が与えられていないと、バッド 3は別な玖钰回路デバイスから外部CMOSレベ ルシステムクロック個号C3を受信するために依 **卯される。この状態で、パッド3は入力パッドと** して延能している。CMOSレベルクロックは号 C2およびC3は0ポルトと5.0ポルトの間で 名目の電圧の揺れを行し、さらに50%の御壁係 盤で8から35MH2の皿の真菌的な動作周波鼓 を有する。こうしてわかるように、CMOSレベ ルクロック信号はTTLレベルクロック信号の2 分の1の賃貸数で動作される。しかしながら、T TLレベルクロック信号はCMOSレベルクロッ クは骨として8ないし35MHェの同一周波数で 動作され得ることが延駆されるべきである。さら に、TTLクロック信号は真型的には50%衝撃 伍数からいずれの方向へもスキューされ得ること が駆解されるべきである。 楽器回路デバイスすなわちチップ8は、その人

て出力パッドとして芭能している。TTLレベル

**奨器回路デバイスすなわちチップ8は、その人** カがライン11により入力パッド1に接続されて

外部TTLレベルクロック保号C1を受信する入力クロック発生器回路10を含む。発生器回路10を含む。発生器回路1 口はレベルを接き実施し、ライン13でのその出力で50%管理係数でTTLレベルクロック信号を内部発生CMOSレベルシステムクロック信号C2はクロックで50次のでする。ライン13上の内部CMの全に設めてイベ回路14の入力に避られ、このドライバ回路14のクロック信号C2を増極するために使用され、それをライン15を介して出力バッド3に送る。

集録回路デバイス8は、その入力がライン9に より入力パッド2に接続されて制御信号でもを受 信するクロック出力可能化回路12をきらに含む。 出力可能化回路12は制御信号で4に必答し、ラ インフで出力信号を発生してクロック発生器ドラ イバ回路14を選択的に可能化または不能化する。 パッド2に与えられた制御信号で4がハイレベル にあると、ラインフ上の出力信号は発生器ドライ パ回路14の動作を可能化するであろう。パッド 2に与えられた制御信号に4がローレベルにあると、ライン7上の出力信号はドライバ回路14の 動作を不能化するであろう。ドライバ回路14が 可能化されると、内部発生CMOSレベルシステ ムクロック信号C2はドライバ回路14を介して 他の処額回路アバイスが使用するようにそれを伝 速するための入力/出力パッド3に送られる。

集を回路デバイス8は、その入力がライン15 上のノードAに接続されてドライバ回路14が可能化されると内部発生でMOSレベルシステムクロック付号で2を受取るか、あるいはドライバ回路14が不能化されると外部でMOSレベルシステムクロック信号で3を受信する、内部クロック信号で3を受信する、内部クロックを全回路16は動作のモードに収存するシステムクロック信号で2かで3のいずれかに応答する。発生器回路16は、ライン20で第1の内部でMOSレベル回相クロック信号するにライン22で位用クロック信号する1に 初級のである郊2の内部でMOSレベル回相クロ

### 特開昭 63-300310 (5)

ック信号するを生じるように観報する。位相クロック信号するおよびするは同じ条数回路デップ8 円に改置される他の内部画路により使用される。

集製回路デバイス8は、システムクロック信号 C2かC3のいずれからまた受信するタイミング 回路18をさらに む。タイミング回路18は同 に独慰回路テップに配置される他の処園回路が使 用するためのタイミング信号をライン19で発生 するために使用される。

動作の数1のモードでは、ドライベ回路14が 可能化され、TTLレベルクロック信号に1が入 力パッド1に与えられる。この状態では、発生器 回路10の出力は、入力/出力バッド3に内部発 全にMOSレベルシステムクロック信号に2を発 会して他の再接回路を駆動するために、かつ8年 クロック発生器回路16とタイミング回路18の 入力を回発的に駆動するために使用される。 の第2のモードにおいては、ドライバ回路14は の第2のモードにおいては、ドライバ回路14は 不能化され、外部にMOSレベルシステムの ク信号に3は入力/出力バッド3に与えられる。

クロック発症器国路16および/生たはタイミン グ風路18を駆動するために使用される。 級権図 📑 貼】C2ないしICNに設置される効主器回路1 6は、CMOSレベルQ征クロック信号するお上 びゅ2を生じて、同じ対応するチップに配置され ろ他の縄役回路を駆動するために使用される。思 い出されるだろうが、孤稜回路IC1もまた、両 じCMOSレベルシステムクロック信号と2を受 促する内部クロック発生毎回路16を有し、さら にCMOSレベル位和クロック信号も1およびも 2を生じてチップ!CL内に設置される処の内部 回路を駆動するために使用される。それゆえ、ラ イン36上のCMOSレベルクロック信号C2ま たはじろと覆々のチップ上の内部クロック(CM QSレベルシテムクロック信号す1、するおよび ライン19上の信号)との間には最小の運感しか… 存在しなくなり、その理由は各チップがそれ自体 の内部クロック発生翌16を含んでそれぞれの位 相クロック信号も1およびも2を生じるからであ る。この自己クロットング構成においては、級粒

この状態では、外部でMOSレベルシステムクロック信号で3は内部クロック効果器回路16とタイミング回路18の入力を駆動するために使用される。

第2回では、自己クロッキング構成で表記され る提致側の銀程回路IC1、IC2、…ICNが 示されている。単独回路1C2ないLICNの各 々は第1回の袋を回路チップすなわちデバイス8 と全く同一に構成されて、パッド1、28よび3 を有するかまたはシステムクロックパッド3のろ を有する。 集数回路ICI はそのパッド1がライ ン24上の外部TTLレベルクロックほ号C1を 受信するように接続される。単数回路101は入 カクロック発生器回路10を育して内部発生CM OSレベルシステムクロック個号C2を生じ、こ の信号C2はそれのパッド3からライン26へ袋 り出される。他の処理回路IC2ないしICNの 各々はライン26を介してそのバッド3でCMD Sレベルシステムタロック信号C2を受信し、こ の信号C2は各チップに整置される対応する内部

回路1 C 1 上のパッド 2 は可能化される唯一のパッドとなることがほゆられるであろう。他の投象の銀数回路 1 C 2 ないし I C N は各々そのパッド 2 が震爆電位に接続されてそのクロック出力可能化回路 1 2 を不能化する。

ここで図2回の目己クロッチング構成の選々の 点で狙われる設形を例示する図面の第5図(A) ないし(E)を参照する。外部ですして心のに っクは号で1はライン24を介して型数回路でで 1のパッド1に与えられ、それは第5辺(A)に 示されている。内部発生で以び、シーンに クロック信号で2は柔微回路で1のパッド3と ライン26上で生じられる。このクロック信号で 2は第5辺(C)に例示されている。チップで 1、1で2ないししでNの各々での内部でMの5 位相クロック信号は15公とで のの15公とで のの15公とで のの15公とで のの15公とで 1、1で2ないして 1、1で2ないして 1、1で2ないして 1、1で2ないして 1、1で2ないる。 1、1で3ないる。 1、1で

第3図において、共に共通の外部クロック構成で接続される複数盤の楽器回路して1、102ないし10Nが示されている。再び楽を回路した1、

## **持開昭63-300310 ( )**

ここで第3回の共和の外部クロック構成の様々の点で現れれる彼形を例示する回面、第6回(A)ないし(C)を参照する。共迎の外面にMOSレベルシステムクロック信号に3はライン28を介して発程回路の各々のパッド3に与えられ、それは第6回(A)に興示されている。チップ1 CI、

うしてわかる。この発明の海型回路は、外部クロック信号と内部クロック信号の回の伝播選延時間 が最小にされているので、海運動作を行なう。

### 4. 図面の間単な説明

第1回はこの発明の原理に従って構成された点。 根回路のプロック回である。

第2額は自己クロッキング構成で独続される、

【C2ないし」CNの各々での内部CMOS政相 クロック信号を1およびまではそれぞれ第6図 (B) および印6図(C)に摘かれている。

第1回の入力クロック発生器回路10、クロック 2日力可能化回路12、クロック発生器ドライバ 回路14、内部クロック発生器回路16年上び夕 イミング回路18の種々のプロックは種々の形式 を呈し得るが、その選当な回路が第4回に例示されている。この評価な疑惑回路をは完め続いから 見て当然者には自閉のことと思われ、したがって 各プロックの動作についての評価な投討は不要で あると思われる。

先の登録な説明から、この発明が外部TTLレベルクロック信号に応答して内部CMOSレベルシンクロック信号を発生するための入力クロック信号を発生するためのスチムクロック信号があると、DVステムクロック信号のいずれかに応答して内部CMOS 位記クロック信号を発生するための内部クロックを生き回路とを含む集製回路を保険することがこ

第10回の複数價の集額回路のブロック図である。

第3回は共通の外部システムクロック構成で接続される。第1回の複数値の集版回路のブロック 図である。

並4型は卸1回の返るプロックで使用するのに 直する回路を示す経路器である。

305 型(A)ないし(E)は32 種の四路構成の2000 での設定である。

第6図(A)ないし(C)は第3図の回路構成の粒々の点での弦形である。

図において、1および2は入力パッド、3は入力/出力パッド、10は入力クロック発生器回路、12はクロック出力可能化回路、14はクロック発生器 「発生者ドライバ回路、16は内部クロック発生器 「国路、18はタイミング回路である。

停許出版人 アドバンスト・マイクロ・ディバ イシズ・インコーポレーテッド

代 環 人 弁理士 弾 見 久 B (ほか2名)



# 特例昭63-300310 (ア)







